| Nicolas Estibals |  |
 |
Date de l'exposé : 19 novembre 2010
Accélérateur matériel compact pour le calcul du couplage de Tate sur des courbes supersingulières de 128 bits de sécurité
Les couplages interviennent dans des protocoles cryptographiques de plus en plus nombreux tel que le chiffrement basé sur l'identité ou la signature courte. Dès lors, fournir une implémentation efficace des couplages cryptographique pour un grand nombre de supports, et plus spécialement les systèmes embarqués, devient un chalenge intéressant.Nous présentons une nouvel méthode pour concevoir des accélérateurs matériels compacts pour le cacul du couplage de Tate sur des courbes supersingulières de petite caractéristique. Du fait de leur degré de plongement (embedding degree) limité, ces courbes ne sont généralement pas utilisées pour atteindre la sécurité standard de 128 bits. En effet, la taille du corps fini de définition d'une courbe à ce niveau de sécurité est très grande. Afin de palier cet effet, nous considérons des courbes supersingulières définies sur des corps finis de de degré d'extension modérément composé ($\F{p}{nm}$ avec $n$ «petit» et $m$ premier). Ces courbes deviennent alors vulnérables aux attaques basées sur la descente de Weil mais une analyse fine de celles-ci nous permet de montrer que leur impact reste limité et que nous pouvons maintenir la sécurité au-dessus de 128 bits.
Nous appliquons alors cette méthode à une courbe supersingulière définie sur $\F{3}{5\cdot97}$ et décrivons ainsi une implémentation FPGA d'un accélérateur pour le calcul de couplage à 128 bits de sécurité. Sur FPGA de gamme moyenne (Xilinx Virtex-4 FPGA), cet accélérateur cacule le couplage en 2.2 ms sur une surface limitée à 4755 slices.
